機能
- 既存の設計環境に変更の必要なし
- 各実装レベル間の等価性を証明することでチップレベル シミュレーションの負荷を大幅に軽減
- マルチスレッド ベースの証明エンジン
- 数百万ゲート規模の検証
- データパス解析機能により大規模な乗算器やリソース共有にも対応
- 低消費電力実装とクロック ゲーティングをサポート
- 論理コーン抽出とハイライト機能による重点的デバッグ
- セル ライブラリをシーケンシャル チェックで評価することによりライブラリ セルに含まれるfalse-negativeを排除
- 標準的な設計言語のサポート：Verilog 95 & 2001、VHDL 87 & 93およびそれらの混在
- 標準的なプラットフォームのサポート：Linux 32/64 ビット (Opteron/Xeon)、Solaris 32/64 ビット
さらに詳しい情報：