OneSpin 360 EC-FPGA 検証フロー
EC-FPGAの検証ステップは、設計一貫性チェック、自動ステート初期化／ポートマッピング、自動ステートマッピング、シーケンシャル比較およびデバッグという４つの段階から構成されます。
- 設計一貫性チェック
ソリューションは詳細なRTL一貫性チェック （"機能"セクションを参照） を生成し、徹底的に証明します。 - 自動ステート初期化およびポートマッピング
ポートマッピングとステート初期化シーケンスを計算します。初期化シーケンスは2つの設計表現をに対して、シーケンシャルな"比較"ステップを行うための初期ステートを設定します。 - 自動ステート マッピング
機能ステート マッピングが計算され、リタイミングやパイプライン化等、積極的な合成最適化を処理するためのマッピングポイントが自動的に調整されます。 - シーケンシャル比較とデバッグ
2つの設計表現が機能的に等価となるまで、自動シーケンシャル比較とシーケンシャルなデバッグを行います。
さらに詳しい情報：